2025年8月7日
星期四
|
欢迎来到广东省立中山图书馆•公共文化服务平台
登录
|
注册
|
进入后台
[
APP下载]
[
APP下载]
扫一扫,既下载
全民阅读
职业技能
专家智库
参考咨询
您的位置:
专家智库
>
>
苏进
作品数:
2
被引量:5
H指数:1
供职机构:
合肥工业大学理学院
更多>>
相关领域:
电子电信
更多>>
合作作者
叶兵
合肥工业大学理学院
蔡发志
合肥工业大学理学院
王标
合肥工业大学理学院
刘声雷
合肥工业大学理学院
作品列表
供职机构
相关作者
所获基金
研究领域
题名
作者
机构
关键词
文摘
任意字段
作者
题名
机构
关键词
文摘
任意字段
在结果中检索
文献类型
2篇
中文期刊文章
领域
2篇
电子电信
主题
1篇
亚稳态
1篇
异步
1篇
异步FIFO
1篇
异步时钟
1篇
时钟
1篇
特征尺寸
1篇
静态存储器
1篇
格雷码
1篇
VERILO...
1篇
CMOS
1篇
尺寸
1篇
存储器
1篇
存储阵列
机构
2篇
合肥工业大学
作者
2篇
苏进
1篇
蔡发志
1篇
刘声雷
1篇
叶兵
1篇
王标
传媒
1篇
合肥工业大学...
1篇
仪器仪表用户
年份
1篇
2008
1篇
2007
共
2
条 记 录,以下是 1-2
全选
清除
导出
排序方式:
相关度排序
被引量排序
时效排序
CMOS 6管静态存储单元晶体管尺寸的估算
2007年
文章采用萨方程对CMOS工艺的6管静态存储单元结构进行分析计算,探讨了在工艺特征尺寸确定的情况下,晶体管沟道宽度为何值时存储阵列的数据输出延迟最小的估算方法;利用Matlab求解得到一个非线性方程;该方法适用于不同的存储阵列和特征尺寸,可以快速地估算出晶体管沟道宽度,为设计存储器单元版图时提供了方便。
苏进
王标
张瑾
刘声雷
关键词:
静态存储器
特征尺寸
存储阵列
异步FIFO的Verilog HDL设计
被引量:5
2008年
使用异步FIFO(First-In First-Out)同步源自不同时钟域之间的数据是在数字IC设计中经常用的方法。本文对异步FIFO进行了分析和研究,采用格雷码指针将地址指针同步到另一时钟域中,利用将地址分区的方法来判断空满状态。用Verilog HDL硬件描述语言对电路进行RTL级设计,使用Modelsim进行功能仿真,最后用FPGA通过了验证。
蔡发志
苏进
叶兵
关键词:
亚稳态
格雷码
全选
清除
导出
共1页
<
1
>
聚类工具
0
执行
隐藏
清空
用户登录
用户反馈
标题:
*标题长度不超过50
邮箱:
*
反馈意见:
反馈意见字数长度不超过255
验证码:
看不清楚?点击换一张