黄正峰
- 作品数：275 被引量：331H指数：9
- 供职机构：合肥工业大学更多>>
- 发文基金：国家自然科学基金安徽省自然科学基金国家教育部博士点基金更多>>
- 相关领域：自动化与计算机技术电子电信文化科学电气工程更多>>
- 一种基于FPGA的微处理器软错误敏感性分析方法被引量：6
- 2017年
- 为了自动快速地分析微处理器对软错误的敏感性,该文提出一种基于FPGA故障注入的软错误敏感性分析方法。在FPGA芯片上同时运行有故障和无故障的两个微处理器,并充分利用FPGA的并行性,把故障注入控制、故障分类、故障列表等模块均在硬件上实现,自动快速地完成全部存储位的故障注入。以PIC16F54微处理器为实验对象,基于不同负载分别注入约30万个软错误用以分析微处理器软错误敏感性,并对敏感性较高的单元加固后再次进行分析,验证该方法的有效性。实验数据表明,使用该方法进行故障注入及敏感性分析所需的时间比软件仿真方法提高了4个数量级。
- 梁华国孙红云孙骏黄正峰徐秀敏易茂祥欧阳一鸣鲁迎春闫爱斌
- 关键词：FPGA单粒子翻转软错误
- 基于无偏压缩器的近似乘法器及计算方法
- 本发明提出了一种基于无偏压缩器的近似乘法器及计算方法，该近似乘法器包括：部分积产生模块、部分积压缩化简模块和进位加法器模块；部分积产生模块是由n×n个与门构成的与门阵列，乘数的每一位与被乘数的每一位进行与操作得到对应的部...
- 梁华国李丹青方宝盛勇侠蒋翠云易茂祥黄正峰鲁迎春戚昊琛
- 基于混合三模冗余的容忍双点翻转锁存器被引量：2
- 2018年
- 随着集成电路工艺的飞速发展,电路内部节点对于高能粒子入射的敏感性急速增大,锁存器中辐射效应引起的软错误急剧增多.进入90 nm工艺以后,电荷共享导致的双点翻转已经成为影响可靠性的严重问题.为此,基于混合三模冗余机制,提出2种加固锁存器结构:TMR-2D1R锁存器和TMR-1D2R锁存器.传统的三模冗余锁存器包括3个同构的D-latch和1个表决器;TMR-2D1R锁存器包括2个D-latch,1个RHM单元和1个表决器,可以部分容忍双点翻转;TMR-1D2R锁存器包括1个D-latch,2个RHM单元和1个表决器,可以完全容忍双点翻转.与相关加固锁存器进行比较的结果表明,TMR-1D2R锁存器在延迟、功耗、面积和加固性能等方面取得了较好的折中.
- 黄正峰凤志成姚慧杰易茂祥欧阳一鸣梁华国
- 关键词：软错误
- 三维片上网络故障及拥塞感知的容错路由器设计被引量：15
- 2013年
- 三维片上网络中路由器的输入端口和交叉开关出现故障,将严重影响整个网络的性能,因此文章提出了一种故障及拥塞感知的容错路由器.通过增加一个冗余的输入端口和旁路总线,不仅能实现对输入端口和交叉开关容错的目的,而且还能在没有端口故障的情况下使用冗余端口有效地解决拥塞问题.实验表明此容错机制能够使得网络在故障路由器多、拥塞严重的情况下,仍然保持良好的性能.
- 欧阳一鸣张一栋梁华国黄正峰
- 关键词：拥塞
- 32 nm CMOS工艺单粒子三点翻转自恢复锁存器设计被引量：1
- 2020年
- 纳米尺度CMOS工艺的电荷共享效应日益显著,粒子入射导致电路内部多个节点同时翻转的概率急剧升高.为了提高时序单元的可靠性,提出了一种三点翻转(triple node upsets,TNUs)自恢复的加固锁存器结构,利用双输入反相器的阻塞能力,将24个双输入反相器级联成6级,经反馈将发生翻转的节点恢复正确;内部采用不对称的连线方式,有效地消除了共模故障,优化了双输入反相器内部NMOS/PMOS的驱动能力,消除了节点逻辑值翻转造成的亚稳态.采用Hspice进行实验表明,相比已有容忍TNUs的4种加固锁存器,仅有所提结构和TNURL可以从TNUs中自行恢复,其他3种加固锁存器均无法从TNUs中自行恢复,而且会在输出端产生高阻态;和TNURL结构相比,所提结构的功耗减小了35.3%,延迟减小了48.3%,功耗延迟积(power delay product,PDP)减少了67.6%.
- 黄正峰郭阳潘尚杰鲁迎春梁华国戚昊琛欧阳一鸣倪天明徐奇
- 关键词：单粒子翻转
- 基于优化编码的LFSR重播种测试压缩方案
- 大规模高密度集成电路测试中存在测试数据量大、测试功耗高等问题.本文提出了一种先通过编码优化测试集,再使用线性反馈移位寄存器(linear-feedback shift-register,LFSR)重播种的内建自测试方案....
- 陈田梁华国王伟易茂祥黄正峰
- 关键词：测试数据压缩低功耗
- 基于时空冗余的容软错误锁存器设计被引量：1
- 2015年
- 随着集成电路工艺尺寸的不断降低,电路对空间辐射引起的单粒子效应越来越敏感。为了提高电路的可靠性,基于时间和空间冗余技术提出了一种高性能的容软错误锁存器DSH-CG。该锁存器包括两个内部冗余模块和一个由C单元与保持器组成的输出级,不但可以过滤上游组合逻辑传播过来的SET脉冲,而且对SEU完全免疫。并且该锁存器适用于门控时钟电路或低频电路。SPICE仿真结果表明,与同类锁存器相比,该锁存器平均延迟增加32.4%,可过滤的SET脉冲宽度平均增加73.5%,并且功耗平均降低44.5%,功耗延迟积(PDP)平均降低31.5%,面积平均增加28.6%。
- 黄正峰申思远彭小飞闫爱斌鲁迎春
- 关键词：锁存器软错误冗余技术
- 考虑NBTI效应的组合电路软错误率计算方法被引量：3
- 2015年
- 工艺尺寸的降低导致组合电路对软错误的敏感性越发突出,由负偏置温度不稳定性(NBTI)效应引起的老化现象越发不容忽视.为了准确地评估集成电路在其生命周期不同阶段的软错误率,提出一种考虑NBTI效应的组合电路软错误率计算方法.首先通过对节点输出逻辑进行翻转来模拟故障注入,并搜索考虑扇出重汇聚的敏化路径;再基于单粒子瞬态(SET)脉冲在产生过程中展宽的解析模型对初始SET脉冲进行展宽,使用NBTI模型计算PMOS晶体管阈值电压增量并映射到PTM模型卡;最后使用考虑老化的HSPICE工具测量SET脉冲在门单元中传播时的展宽,并将传播到锁存器的SET脉冲进行软错误率计算.在考虑10年NBTI效应的影响下,与不考虑NBTI效应的软错误率评估方法相比的实验结果表明,该方法能够平均提高15%的软错误率计算准确度.
- 闫爱斌梁华国黄正峰蒋翠云
- 基于灵敏放大器的高性能低功耗触发器设计被引量：1
- 2020年
- 文章提出了一种基于灵敏放大器的触发器设计,称为Cinv SAFF。Cinv SAFF沿用Con SAFF的主级部分,引入C单元加2个反相器构成的锁存器作为从级,有效地精简了晶体管的数量,降低了面积成本和功耗开销,其输出端反相器将输出电容负载与内部结构相隔离,起到屏蔽内部噪声及毛刺的作用。通过详尽的HSPICE实验,将所提出的Cinv SAFF与其他7种相关结构进行全面对比,仿真结果表明:Cinv SAFF适用于高速运行,可工作于2 GHz的高频环境下;与已有的SAFF相比,在不带负载的情况下,所提Cinv SAFF的功耗、面积开销、功耗延迟积平均减小了25.07%、25.63%、19.3%;而在带20 fF电容负载的情况下,Cinv SAFF的延迟和功耗平均减小了11.8%和19.95%。Cinv SAFF具有较好的功耗、面积开销和功耗延迟积特性,在延迟方面也具有一定可比性。
- 黄正峰苏子安曹迪戚昊琛倪天明徐奇
- 关键词：高性能低功耗触发器灵敏放大器
- 一种基于FPGA的Latch结构真随机数发生器被引量：4
- 2018年
- 提出一种基于FPGA的高熵真随机数发生器,采用非传统锁存器结构,并结合改进的随机数采集方法来获取真随机数。相对于FPGA上广泛采用的真随机数发生器,该高熵真随机数发生器具有较低的资源消耗。与参考方法相比,改进的随机数采集方法有效提升了数据产生速率。实验结果表明,该真随机数发生器对于温度(20℃～80℃)和电压(0.9～1.1V)的变化具有较高的鲁棒性,所产生的真随机数均能通过NIST随机性测试。在正常工作条件下,随机数产生速率为14.2Mbit/s。
- 王浩宇梁华国徐秀敏蒋翠云易茂祥黄正峰
- 关键词：真随机数发生器锁存器FPGA亚稳态
