您的位置： 专家智库 > >

“核心电子器件、高端通用芯片及基础软件产品”国家科技重大专项(2009ZX01028-002-002)

作品数：14 被引量：15H指数：3
相关作者：窦强郭御风张明李永进高军更多>>
相关机构：国防科学技术大学上海交通大学清华大学更多>>
发文基金：国家科技重大专项国家自然科学基金国家教育部博士点基金更多>>
相关领域：自动化与计算机技术电子电信更多>>

文献类型

  • 29篇会议论文
  • 14篇期刊文章

领域

  • 26篇自动化与计算...
  • 22篇电子电信

主题

  • 7篇时钟
  • 7篇处理器
  • 5篇电路
  • 4篇多核
  • 4篇多核处理
  • 4篇多核处理器
  • 3篇低功耗
  • 3篇信号
  • 3篇体系结构
  • 3篇图像
  • 3篇侵权
  • 3篇芯片
  • 3篇模拟器
  • 3篇缓冲器
  • 3篇集成电路
  • 3篇功耗
  • 3篇IP核
  • 2篇信号完整性
  • 2篇亚稳态
  • 2篇照片

机构

  • 43篇国防科学技术...
  • 1篇清华大学
  • 1篇上海交通大学
  • 1篇中国电子科技...

作者

  • 11篇赵振宇
  • 8篇窦强
  • 8篇张民选
  • 8篇张明
  • 7篇李少青
  • 6篇陈安安
  • 4篇郭御风
  • 4篇方粮
  • 4篇邢座程
  • 4篇李永进
  • 4篇王磊
  • 4篇高军
  • 3篇周宏伟
  • 3篇邓让钰
  • 3篇王永文
  • 3篇倪晓强
  • 3篇孙秀秀
  • 3篇欧阳海燕
  • 3篇夏婷婷
  • 3篇潘文胜

传媒

  • 6篇上海交通大学...
  • 5篇国防科技大学...
  • 3篇第十六届计算...
  • 2篇计算机工程与...
  • 1篇计算机科学

年份

  • 1篇2014
  • 8篇2013
  • 32篇2012
  • 2篇2011
共 14 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
40nm工艺下精确时钟借用方法的研究
有用时钟偏差作为一种行之有效的提高芯片频率的方法,在高性能处理器设计中得到了广泛的应用,但是EDA工具对这一功能的支持还有所不足,已有的算法对具体实现的研究也较少。本文通过对40nm工艺下插入单元延时的研究,提出了一套精...
宋卫卫马驰远赵振宇杨正强陈安安
关键词：精确延时
一种新型的Free-memory众核处理器片上通信接口
2011年
高性能计算机系统越来越多采用集群系统,集群系统的性能极大地依赖于通信接口。基于片外SRAM保存地址变换表的用户级通信方法,极大地增加了芯片和系统的设计复杂度和成本。在传统基于I/O总线的HCA基础上,提出并实现了一种新型的Free-Memory的众核处理器片上通信接口,去掉了本地存储器接口,通过高效的cache管理策略降低地址变换开销。测试结果表明我们实现的通信接口在降低了芯片和系统实现复杂度和成本的同时,还获得了比Infiniband的QDR HCA更好的通信带宽和延迟。
郭御风李琼窦强张磊刘路
关键词：通信接口用户级通信INFINIBAND
一种支持多核处理器扫描链低速与实速测试的时钟控制电路
随着处理器设计工作频率提高,设计规模的增大,以及采用高性能的纳米工艺,因制造产生的故障概率增大。扫描链技术提供了一种检测生产故障的有效机制。针对多核处理器扫描链设计,本文提出了一种基于片上锁相环的时钟控制电路。该电路利用...
刘潇骁余金山刘蓬侠赵振宇方粮潘文胜欧阳海燕
关键词：锁相环
MB64Sim:一款面向MB64体系结构的指令集模拟器
本文以同构通用流多核体系结构处理器的单个RISC核心MB64为目标体系结构,设计实现了面向MB64的指令集模拟器MB64Sim。MB64Sim针对MB64体系结构实现了分支延迟槽和ELF文件格式等特性。实验结果显示,该模...
唐川赵天磊唐遇星邢座程
关键词：模拟器SIMPLESCALAR
一种基于芯片解剖照片的IP核侵权鉴定方法
随着可重用IP核的开发研究与快速发展,IP核侵权问题越来越受到人们的重视,如何检测IP核侵权,已成为IP核提供者和使用者共同关注的焦点之一。本文基于反向解剖目标芯片的方法和图像分割理论,研究了一种IP核侵权的鉴定方法。图...
王伟张明朱青山王磊徐长明李少青
关键词：图像分割OTSU形态学操作
修复保持时间违例的多种缓冲单元评估和选择
随着集成电路工艺的提高,芯片设计规模不断增大,单元密度越来越高,修复保持时间违例变得越来越困难。常用的修复保持时间违例的方法是在数据路径上插入缓冲单元来解决,但带来的问题是导致芯片的单元密度急剧增加。为了解决这个问题,需...
莫凡赵振宇陈安安夏婷婷刘元龙
关键词：缓冲器
一种具有频率调节机制的旋转行波振荡器
本文简要分析了旋转行波振荡器的基本电路结构和工作原理。作为一种新型、高性能的方波时钟信号产生电路,为了对振荡信号的频率进行调节,本文提出了基于片上MOS变容器阵列的频率调节机制,并设计了一款可编程的压控振荡器。在65nm...
孙路赵振宇陈安安
关键词：时钟产生
多核处理器验证中存储数据错误快速定位机制被引量：2
2012年
提出并实现的一种数据错误快速定位机制(Fast Fault Location Mechanism,FFLM)面向多核处理器存储系统的功能验证,FFLM基于硬件仿真器构建多端口存储器黄金模型,通过在仿真过程中实时监控存储系统与处理器核之间的访存报文,在线比较被测系统访问真实存储器的数据与黄金模型中的对应数据是否一致,在错误数据从存储系统送入处理器核的时刻就能够发现数据错误。与传统方法相比,FFLM具有仿真速度快、硬件资源代价低以及定位错误时间短的优点。对自主设计的CMP-16多核处理器进行仿真时的统计数据表明:使用FFLM后定位数据错误的速度能够比未使用FFLM时平均提高6.5倍。
周宏伟邓让钰李永进晏小波窦强
关键词：多核处理器
一种基于层次位线缓冲的异步片上路由器
2012年
片上缓存资源是片上路由器的重要组成部分,其结构好坏直接关系到片上互联网络的实现复杂度、整体性能及功耗开销。鉴于异步电路的握手工作方式,异步路由器一般采用基于移位寄存器的异步FIFO(First In First Out)实现片上缓冲,这种结构导致了报文传输延迟及数据翻转次数增加。提出一种基于层次位线缓冲的异步FIFO结构,设计实现了一种新的异步路由器结构。相对于传统异步路由器,新的异步路由器能够有效降低路由器设计的硬件复杂度,减少数据的冗余翻转,降低功耗。实验结果表明在相同配置的情况下,新异步路由器面积降低了39.3%;当异步FIFO深度为8的时候,新异步路由器能够获得41.1%的功耗降低。
石伟郭御风王蕾龚锐窦强
关键词：异步电路片上网络低功耗
一种新的版图数字水印方法
随着芯片集成功能增加,设计的复杂度也日益加大,使芯片重用技术和与之相关的商业模式成为业内趋势,然而,在这种趋势下,芯片设计者与芯片购买者的权利保护问题显得特别重要,数字水印技术是解决这个问题的有效方法。本文分析和研究了芯...
陈小春陈吉华李少青赵振宇韩雨
关键词：数字水印水印嵌入水印提取
全选 清除 导出
共5页<12345>
聚类工具0