搜索到540 篇“ 维特比译码器 “的相关文章
具有双读出回溯乒乓结构的维特比 译码器 、数据传输及回溯方法 维特比 译码器 、数据传输及回溯方法，包括输入流数据选择单元、输出流选择单元以及数据缓冲区；其中，数据缓冲区包括第一数据缓冲区和第二数据缓冲区；第一数据缓冲区和第二数据缓冲区分别与输入流数...译码 方法、芯片、维特比 译码器 以及通信设备译码 方法、芯片、维特比 译码器 以及通信设备，应用于维特比 译码器 的译码 方法包括：确定当前信道的信道质量；基于信道质量调整回溯长度，并根据调整后的回溯长度确定调整后的译码 长度；根据调整后的回溯长度和调整后...一种维特比 译码器 并行加比选处理方法 维特比 译码器 并行加比选处理方法，包括：第一条路径，从低位开始，逐位计算路径度量与分支度量的和；第二条路径，从低位开始，逐位计算路径度量与分支度量的和；第三条路径，一旦第一条路径与第二条路径中路径度量与分...卫星导航芯片的维特比 译码器 设计与实现 一种可用于4D-PAM5网格编码调制的维特比 译码器 译码 操作的维特比 (Viterbi)译码 方法与维特比 译码 装置。该装置分为四个功能单元，分支度量计算单元计算网格图中的各个分支度量同时对因网格编码调制而产生的并行转移结果进...一种维特比 译码器 模组机构 维特比 译码器 模组机构，包括固定安装在机架上的后盖以及贯穿机架与后盖设置的译码器 连接轴，后盖上固定安装有译码器 固定座，译码器 连接轴贯穿译码器 固定座并通过轴承与译码器 固定座相连接，译码器 连接轴的顶端...一种维特比 译码器 并行加比选处理方法 维特比 译码器 并行加比选处理方法，包括：第一条路径，从低位开始，逐位计算路径度量与分支度量的和；第二条路径，从低位开始，逐位计算路径度量与分支度量的和；第三条路径，一旦第一条路径与第二条路径中路径度量与分...基于FPGA的结构改进型(2,1,4)维特比 译码器 被引量：1 2020年 译码 算法是近年来研究的热点。基于XC6SLX16-2CSG324型FPGA处理器,在资源有限情况下,为兼顾Viterbi译码 时延与资源消耗的问题,提出了一种结构改进算法。在传统Viterbi译码 算法基础上,首先通过最大限度地预定义存储路径度量值的寄存器,达到控制路径度量值的目的,其次采用步进式幸存路径信息存储结构,完成幸存路径信息的存储,简化译码器 硬件实现复杂度,减小译码 时延和资源消耗。通过ISE Design Suite 14.7平台,对回溯深度为20、3 bit软判决的(2,1,4)维比特译码器 进行了基于FPGA的验证,并结合MATLAB仿真进行分析。结果表明,本方法能够有效减小译码 时延并降低资源消耗。关键词：FPGA VITERBI译码器 删余卷积码的维特比 译码器 的设计与实现 维特比 译码 算法作为一种必选的提高信息传输可靠性的技术，具有重要的研究价值。随着人们对数据传输速率要求的不断提升，硬件设备的复杂度...关键词：维特比译码器 删余卷积码 硬件设计 结构优化的维特比 译码器 的实现方案 被引量：2 2017年 维特比 译码器 译码 过程中速度制约的问题,设计了一种结构优化的维特比 译码器 。该结构通过蝶形单元的直通互连,使得在状态转移过程中不需要对路径度量值进行大范围存储,简化了路径度量值的存储与读取逻辑。并且可以根据不同的应用要求灵活配置蝶形处理单元的复用次数。最后,结合FPGA平台,利用Verilog硬件描述语言和Vivado软件对译码器 进行设计与实现。综合实现结果表明,该译码器 占用1 564个LUT单元,能够在100 MHz系统时钟下进行有效译码 。关键词：维特比 蝶形单元 FPGA
相关作者
王一 作品数：12 被引量：7 H指数：1 供职机构：北京大学深圳研究生院 研究主题：维特比译码器 无线局域网 译码器 延迟时间 打鼾 王新安 作品数：428 被引量：238 H指数：8 供职机构：北京大学深圳研究生院 研究主题：算子 集成电路 地震监测 可重构 电路 张红 作品数：41 被引量：74 H指数：5 供职机构：福州大学 研究主题：维特比译码器 存储器 幸存路径 太阳电池 高校 郭梯云 作品数：20 被引量：43 H指数：4 供职机构：西安电子科技大学 研究主题：移动通信 维特比译码器 性能分析 分组交换网 译码器 李瑛 作品数：12 被引量：1 H指数：1 供职机构：西安电子科技大学 研究主题：译码器 卷积码 维特比译码器 移动通信 信号处理器
