搜索到111 篇“ 并行乘法器 “的相关文章
基于Radix-4 Booth编码的并行 乘法器 设计 2025年 乘法器 单元性能优劣的两个基本指标。针对当前乘法器 设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器 。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化基数为4的改进Booth编码器和解码器,此结构采用较少的逻辑门资源,并且易对输入比特进行并行 化处理。在Wallace压缩电路中,对符号扩展位进行预处理并设计新的压缩器结构,优化整个Wallace压缩模块。在第二级压缩过程中提前对高位使用纹波进位加法器 结构计算,减小了多bit伪和的求和位数。在求和电路中,使用两级超前进位加法器 结构,在缩短关键路径传输延时的同时避免增大芯片面积,提高了乘法器 的运行速度。新型定点乘法器 与已有的乘法器 结构相比,减少了12.0%的面积,降低了20.5%的延时。关键词：传输延时 编码器 解码器 一种高带宽可配流水级的并行 乘法器 运算方法 并行 乘法器 运算方法，采用流水线分割路径以提高乘法器 的吞吐率，其中的并行 乘法器 包括改进型的基4‑Booth编码、符号补偿单元、部分积产生队列以及基于前缀加法器 的4‑2华莱士压缩算法，并行 乘法 ...一种高能效基4-Booth编码并行 乘法器 设计 被引量：4 2023年 乘法 运算,神经网络中乘法 的大量能耗成为硬件实现神经网络的能效瓶颈之一。为了降低乘法器 的能耗,提出了一种高能效基4-Booth编码并行 乘法器 。通过改进部分积生成模块,消除了传统方法中的补偿位,使得乘法器 延时减小且能耗降低。后仿真结果显示,所提出的乘法器 比现有乘法器 面积减小了5.2%,延时减小了6.3%,能耗降低了10.8%。关键词：卷积神经网络 乘法器 并行 乘法器 及其工作方法并行 乘法器 及其工作方法，其中，该并行 乘法器 包括：编码解码电路，用于对NR4SD<Sup>+</Sup>的数字集进行编码和解码处理，得到部分积阵列；约简树结构，连接所述编码解码电路，用于对所述部分积阵...面向Saber算法的并行 乘法器 2022年 并行 乘法器 设计方案.该方案首先利用Karatsuba算法分解模乘运算的关键路径,结合乘法 复用和加法替换的策略减少硬件开销,然后采用并行 运算电路压缩关键运算路径时长,最后在TSMC 65 nm工艺下,利用Modelsim和DC软件仿真验证.结果表明:该方案运算时长为137个时钟周期,与传统方式相比速度提升46.50%,功耗为87.83 m W,面积为927.32×10^(3)μm^(2).关键词：并行乘法器 一种低功耗并行 乘法器 并行 乘法器 ，包括：部分积产生模块、部分积压缩模块以及跳跃进位加法器 。其中，部分积产生模块包括Booth编码电路和解码电路，Booth编码电路将第一乘数的相邻的位值编码成目标参数，解码电路将第二乘数的...并行 乘法器 及其工作方法并行 乘法器 及其工作方法，其中，该并行 乘法器 包括：编码解码电路，用于对NR4SD<Sup>+</Sup>的数字集进行编码和解码处理，得到部分积阵列；约简树结构，连接所述编码解码电路，用于对所述部分积阵...基于脉冲神经膜系统的有符号并行 乘法器 设计 被引量：2 2019年 乘法 运算,而实际应用中更多地需要处理有符号整数的乘法 运算,故用脉冲神经膜系统实现有符号整数的乘法 运算更能满足实际需要。首先,设计了并行 乘法器 中并行 数据的数值位与符号位的分离。其次,设计了用来计算任意两个有符号整数乘法 的并行 乘法器 的脉冲神经膜系统。接着,设计了并行 乘法器 中两个并行 数据的数值位与符号位的分离。最后,设计了能够执行任意两个有符号整数乘法 运算的脉冲神经膜系统。系统仿真表明,所设计的脉冲神经膜系统都能准确地执行有符号整数的乘法 运算。当前问题的解决,将有助于脉冲神经膜系统的生物型CPU的设计。关键词：脉冲神经膜系统 并行乘法器 一种低功耗并行 乘法器 并行 乘法器 ，包括：部分积产生模块、部分积压缩模块以及跳跃进位加法器 。其中，部分积产生模块包括Booth编码电路和解码电路，Booth编码电路将第一乘数的相邻的位值编码成目标参数，解码电路将第二乘数的...适用于数字信号的多路复用器辅助并行 乘法器 2018年 乘法 运算中,作为构造块适用于有符号数和无符号数字的新型多路复用器辅助并行 乘法器 (MAPM),.所提出的并行 乘法器 需要N/2级运算才能生成N/2个部分积,其随后可以使用华莱士树加法器 (WTA)进行相加.在延迟和硬件要求方面,所提出的二进制乘法器 的性能与华莱士树乘法器 (WTM)、布斯乘法器 (BM)和基于分离器的并行 乘法器 (SBPM)相当.但MAPM的计算时间仅分别约为WTM、BM和SBPM的66.9%、76.93%和92.13%;所提出的MAPM的主要优点在于仅使用4×1多路复用器和相加运算来计算乘法器 乘积,而非执行乘法 运算.关键词：并行乘法器 部分积
相关作者
沈海斌 作品数：331 被引量：599 H指数：13 供职机构：浙江大学 研究主题：低功耗 支持向量机 随机数发生器 可重构 寄存器 刘晨 作品数：60 被引量：16 H指数：2 供职机构：西安电子科技大学 研究主题：版辊 印刷机 电源抑制比 多色 印刷压力 来新泉 作品数：304 被引量：615 H指数：14 供职机构：西安电子科技大学 研究主题：CMOS 误差放大器 电路设计 电压 DC-DC转换器 尹首一 作品数：331 被引量：512 H指数：7 供职机构：清华大学 研究主题：可重构处理器 处理器 配置信息 动态可重构 可重构 吴玉平 作品数：187 被引量：4 H指数：1 供职机构：中国科学院微电子研究所 研究主题：版图 电路 电路网表 集成电路设计 电路性能
